旭化成推出新型感光干膜SUNFORT,助力先进半导体封装制造工艺
2025-05-27 12:35:57AI云资讯1117
近日,旭化成株式会社(以下简称“旭化成”)宣布成功开发出面向AI服务器等先进半导体封装制造工艺的全新感光干膜“SUNFORT™ TA系列”(以下简称“TA系列”)。感光干膜是旭化成电子业务的核心产品之一,此次推出的“TA系列”专为应对快速增长的下一代半导体封装需求而设计,可兼容传统的Stepper曝光设备※1,和LDI(激光直写)曝光设备※2两种曝光方式,在不同设备条件下均能实现极高的图案解析度,有助于在封装工艺中提升基板微细线路图案的成型性能。

感光干膜“SUNFORT™”
用于AI服务器等先进半导体封装的中介层(Interposer)※3及封装基板,不仅需要具备大面积、高多层的结构特性,同时对高密度微细线路的形成技术也有很高要求。作为形成这些微细线路的再配线层(RDL),长期以来由于在解析度方面的局限,液态光刻胶一直为主流材料。然而,相较于液态光刻胶,感光干膜在面板尺寸适配性、易操作性以及可同时处理基板正反面等方面具有显著优势。若能在解析度方面取得突破,将有望替代液态光刻胶,成为RDL的形成工艺的重要选择。
本次推出的“TA系列”正是基于这一市场需求而研发。通过采用旭化成长期积累的感光性材料技术,并结合全新的材料设计,该系列产品在RDL形成所需的4μm节距设计条件下,利用LDI曝光可实现1.0μm线宽的图案形成,是非常适用于面板级封装※4等微细配线形成的感光干膜材料(见图a、b)。所形成的微细光刻图案,经过SAP(加成法)※5电镀图案形成工艺以及后续光刻胶剥离步骤后,可在4μm节距设计条件下实现3μm线宽的电镀图案形成(见图c)。

通过LDI曝光形成的7µm厚TA系列微细图形示例
(a) 正面视图:干膜形成图形(线宽/线距=1.0/3.0µm)
(b) 斜视图:干膜形成图形(线宽/线距=1.0/3.0µm)

(c) 干膜剥离后横截面图:电镀图案(线宽/线距=3.0/1.0µm)
此外,“TA系列”同样适用于传统的Stepper曝光方式,为日益多样化的微细线路形成工艺提供新的选择。
旭化成在《中期经营计划2027 ~Trailblaze Together~》中将电子业务定位为重点增长业务之一。电子业务由电子材料业务和电子元件业务这两部分组成,“SUNFORT™”作为电子材料业务的核心产品之一,持续推动着公司在高端材料领域的技术引领地位。
未来,旭化成将继续深化感光干膜“SUNFORT™”产品的技术研发,积极应对面板尺寸大型化趋势下日益重要的面板级封装技术需求,助力全球客户实现更高效、更高性能的半导体封装解决方案。
如需了解感光干膜“SUNFORT™”产品的更多详情,请访问旭化成官方网站。
※1:也称为“步进式曝光装置”,是一种将玻璃光罩上的图案以缩小投影方式曝光至晶圆上的方法。
※2:利用激光技术,在基板上实现高速且高精度曝光的方法。
※3:用于连接半导体芯片和电子元器件的中间基板。
※4:在半导体芯片封装过程中,与传统的圆形晶圆不同,采用大型方形面板基板的先进封装技术。
※5:在种子层(化学镀铜或溅射铜)上用抗蚀膜形成非线路图案,通过电镀形成线路,随后通过蚀刻去除多余种子层的工艺方法。
相关文章
- 半导体量测设备领域代表性实践企业观察
- 上海戊烽环保:深耕泛半导体与环保领域的精密监测与节能技术实践者
- 再获巨头认可!天域半导体与韩国EYEQ Lab达成战略合作
- 初芯基金战略控股优美芯,点亮中国高端泛半导体制造的“中国光源”
- 天域半导体携手青禾晶元,共同推进先进键合材料工艺开发
- 安世危机之下,瑞能半导体价值凸显!
- 韩国半导体工程师协会预测0.2纳米芯片与单片三维堆叠技术有望在十五年内实现突破
- 破局“芯”未来:天域半导体生态园新基地通线,2025跃升之年圆满收官
- 低代码驱动LTC全流程贯通,蓝凌智能CRM助力半导体企业数智突围
- 锚定AI+半导体,安谋科技Arm China在港首个芯片IP研发中心2026年落地
- 赛英电子IPO即将上会:功率半导体领域的领航者,乘势而上开启新篇章
- 新施诺完成超5亿元A+轮融资,以T字型战略深耕半导体AMHS国产化
- 安谋科技亮相香港首届国际半导体峰会,勾勒AI时代半导体发展新范式
- 天域半导体打破国际垄断 自主研发筑造技术护城河
- 第三代半导体先行者携手神州云动CRM 迈入数字化产业之旅
- 惊艳登场!华秋亮相半导体博览会,以“数字引擎”让硬件创新更简单









