用RISC-V破解AI算力核心矛盾，解读知合计算最新通推一体CPU

2025 年 7 月 16-19 日，第五届 RISC-V 中国峰会在上海张江科学会堂拉开帷幕。这场汇聚全球芯片产业目光的盛会中，知合计算以 “多场主题演讲 + 核心产品发布” 的强势姿态登场 —— 不仅在主论坛、高性能分论坛、人工智能分论坛系统阐述技术理念，更正式公布新一代高性能 RISC-V 内核进展，并发布 “阿基米德” 系列通推一体 CPU 产品。这一系列动作，被业内视为 RISC-V 架构向高性能计算领域发起冲击的 “冲锋号”，也让中国芯片企业在全球架构竞争中的话语权再获提升。

孟建熠博士在RISC-V中国峰会上演讲

一、架构变革临界点：RISC-V 为何成为 AI 时代新引擎？

全球芯片架构的演进始终与时代需求深度绑定：PC 时代 x86 以封闭生态垄断市场，移动时代 ARM 靠 “公版授权” 降低设计门槛普及，而在 AI 与万物互联时代，RISC-V 正凭借开源、精简、可扩展的特性，成为重构产业格局的新变量。

经过十余年发展，RISC-V 已在物联网、嵌入式领域实现规模化落地，但向高性能计算场景的突破却始终面临 “瓶颈”。知合计算 CEO 孟建熠博士指出：“当前 RISC-V 阵营的第一梯队产品，性能仍落后 ARM 与 x86 主流产品一个身位，且国内真正量产的高性能 RISC-V 芯片尚未落地。” 这种性能滞后引发的 “恶性循环” 尤为明显 —— 硬件性能不足导致操作系统、商业软件适配动力下降，软件生态薄弱又让企业客户持观望态度，最终压缩硬件厂商商业化空间。

而打破循环的关键，在于打造 “标杆产品”。正如孟建熠所言：“只有先在性能上追上主流架构，才能让开发者和客户看到潜力，以标杆带动上下游联动，形成生态正向循环。” 这一背景下，RISC-V 的 “开源基因” 与 AI 时代的计算需求形成了奇妙的契合 ——AI 推理场景对算力、能效、成本的平衡要求，恰好撞上了 RISC-V “由外而内” 的架构优势：不同于 x86 和 ARM “从架构定义需求” 的传统模式，RISC-V 能从应用场景出发灵活扩展，开发者甚至无需掌握 CPU 设计知识即可优化软件，这种 “需求导向” 的特性，为 AI 原生芯片提供了无限可能。

二、通推一体：架构创新破解 AI 计算核心矛盾

在峰会主论坛上，知合计算在峰会现场还公布了其首代通推一体CPU产品“阿基米德”系列，以及阿基米德系列中针对边缘服务器场景的A210芯片产品。

据了解，阿基米德系列创新性采用了UCA统一计算架构，实现了统一内存和统一算子，有助于提高计算效率和性能，为用户提供更强大的计算能力和更优化的使用体验。“通推一体”架构则实现了SoC层面高性能通用计算和AI推理能力的高效融合，相较于目前业界主流的传统GPU/GPGPU方案，高性价比成为其核心优势。该系列首次亮相的A210，则是一款8核CPU，并配备了12 TOPS（INT8）的AI推理算力。

孟建熠表示，阿基米德系列在AI推理场景中的高性价比优势，源于其对不同大模型架构需求的精准适配，以及对传统方案成本痛点的针对性突破。

当前，基于Transformer架构的传统大语言模型，因模型参数规模庞大、计算过程中存在大量矩阵运算与特征交互，对算力密度和内存带宽提出了极高要求。为满足这类需求，GPU/GPGPU等并行计算卡普遍采用HBM作为存储方案。但HBM的技术特性也带来了显著弊端：一方面，HBM制造工艺复杂、产能有限，导致其成本居高不下；另一方面，受限于堆叠技术和功耗控制，单颗GPU能搭载的HBM容量通常有限，难以满足超大规模模型的全量参数加载需求。而若通过“多GPU互连”来扩展内存容量，又会带来设备间通信开销增加、算力利用率下降和浪费等新问题。

这种“高带宽依赖-HBM绑定-成本飙升+容量受限”的链条，使得传统方案在AI推理场景中性价比偏低。

与传统方案不同，知合计算的阿基米德系列选择传统CPU中的DDR内存作为存储方案。尽管DDR的带宽和传输速度低于HBM，但其核心优势恰好匹配了以DeepSeek为代表的新兴MoE架构大模型的需求：MoE架构的核心特点是模型参数规模极大，但实际推理时仅激活部分“专家模块”，这对内存的“容量”要求远高于“带宽”，且单次计算的数据流并不大。此时，DDR内存的“大容量”和“扩容成本低”成为关键优势，既能满足MoE模型的海量参数存储需求，又能显著降低硬件成本。

基于上述场景需求和RISC-V架构的灵活设计，A210芯片无需盲目追求高带宽和大算力，而是通过内存架构优化与MoE模型的特性适配，在“算力供给-带宽需求-内存容量”之间找到了更优平衡点，同时避免了效率损耗和冗余成本。这种按需匹配的设计，能够实现AI推理场景下的高性价比优势——以更低成本提供满足实际需求的推理能力。

当前A210芯片已完成回片和内部测试，即将对开发者、合作伙伴和客户提供样片测试申请，后续将继续推进其商业化落地和实际应用场景的部署。

三、技术突围背后：从架构到生态的全链条创新

知合计算的突破并非偶然，而是建立在 “芯片架构 - 软件算法 - 生态协同” 的全链条创新之上。这种系统性能力，正是 RISC-V 向高性能领域突围的核心支撑。

知合计算虽非最早入局者，却凭借对“商业化落地”的极致聚焦，走出了一条“后发先至”的差异化路径。知合计算从成立之初便将重心锁定在产品的实际落地能力上。其团队在芯片外围设计、互连技术、缓存优化等底层细节，以及调试工具包、软硬件交付配套工具链等生态支撑环节持续深耕，构建起从CPU核到终端产品的完整技术链条。

众所周知，RISC-V 生态建设的难点，在于如何在软件积累不足的情况下实现商业化落地。知合计算选择了 “避实就虚” 的场景化策略 —— 聚焦对软件生态依赖度较低的领域率先突破。

以大模型推理为例，主流算法核心算子仅需适配十余个，知合计算完成对满血版 DeepSeek 等模型的适配后，即可直接应用于一体机场景，无需大规模投入软件适配。孟建熠解释：“这是一种‘以点带面’的生态建设思路 —— 先通过标杆场景落地建立信心，再吸引更多开发者加入，形成滚雪球效应。”

这种策略已初见成效：目前其 CPU 核已实现对 RISC-V 系统平台规范关键子项的高支持率，SoC 和上层软件栈原生兼容数十个平台规范；同时与多家一线云厂商协作，在 IP 层面与合作伙伴深度联动，构建起 “硬件 - 软件 - 应用” 的协同网络。

孟建熠对 RISC-V 的未来充满信心：“如果 x86 像是占领了几座主要岛屿，RISC-V 的未来可能是一片大海。‘三分天下’是必然趋势，很可能在未来 5-10 年内实现。” 但他也强调，这需要全行业的协同 ——“国内厂商要抱团取暖，提升国际标准话语权；通过‘竞合共生’加速技术迭代，让 RISC-V 从‘概念验证’走向‘规模商用’。”

结语：从 “星星之火” 到 “星辰大海”

当 “阿基米德” 系列的样片即将交付测试，当高性能内核的软件适配申请持续涌入，RISC-V 在高性能计算领域的突围已从 “可能性” 变为 “进行时”。知合计算的实践表明：中国芯片企业不仅能在架构创新中跟上全球节奏，更能通过场景化创新与生态协同，成为规则制定的重要参与者。

从物联网的 “轻量级玩家” 到高性能计算的 “挑战者”，RISC-V 的成长轨迹，恰是中国芯片产业从 “跟随” 到 “引领” 的缩影。随着 “通推一体” 架构的普及、“阿基米德” 系列的落地，以及全行业的协同发力，RISC-V 正从过去的 “点点繁星”，走向 AI 时代的 “星辰大海”。