华为发布韬定律V2论文，麒麟2026芯片采用3D堆叠设计的混合键合工艺

（AI云资讯消息）虽然光刻设备受限，但华为研发并量产具有竞争力芯片组的努力却并未止步。7月3日，华为半导体负责人何庭波于7月3日发布《面向多层级电子系统的时间缩微理论》，业内称之为韬定律V2版本。论文详细阐述了混合键合工艺如何让系统级芯片（SoC）实现3D堆叠设计，自研核心逻辑折叠技术成功落地麒麟2026量产芯片。

麒麟2026采用了混合键合技术工艺，通过垂直堆叠组件来制造芯片，从而提升晶体管密度与能效。这种方案不仅能提升未来移动芯片的性能，还能提高能效，使其适用于包括端侧AI在内的多种应用场景。各组件通过层层堆叠，数据传输距离从毫米级缩短至微米级，从而大幅提升CPU、GPU、NPU和DRAM等模块之间的通信速度。此外，传输距离的缩短还意味着，驱动电信号通过长导线所消耗的功率更少，从而提升了带宽。

这项自研架构技术完全由华为海思团队自主研发，不依赖海外IP核方案，完整知识产权掌握在国内，既缓解先进制程约束带来的性能天花板问题，也为后续多款移动端芯片迭代打下底层技术基础，即将搭载于9月亮相的华为Mate90系列旗舰机型。