台积电高管重磅宣布：CoWoS封装AI芯片良率确认达98%

（AI云资讯消息）据台积电先进封装技术与服务副总经理何军透露，该公司部分CoWoS封装产品的良率已达98%。报道称，何军表示这一高良率适用于多款采用CoWoS封装的AI相关产品，所涉及技术基于5.5倍光罩尺寸。

在AI芯片的生产链条中，光刻尽管至关重要，却远非全部。最终用于数据中心的成品，需要将多颗计算核心与存储芯片集成于同一封装之内，而这一封装的尺寸往往远超单个芯片，台积电等厂商通常以光罩尺寸倍数来加以衡量。

台积电最新的CoWoS封装技术已能将最终封装体的尺寸扩展至单颗光刻芯片的5.5倍。不过，面积越大，风险也随之上升。多颗芯片的拼接整合使得最终产品的缺陷概率高于单芯片，常见问题如底部填充胶气泡和凸点偏移等，都是良率控制的关键挑战。

如今，台积电先进封装技术与服务副总经理何军已证实，该公司通过CoWoS 5.5倍制程封装的多款AI产品，良率已高达98%至99%。据报道，台积电计划继续扩大封装能力，目标在2029年前将技术扩展至14倍光罩尺寸。

何军还谈到了企业在将封装能力扩展至光罩尺寸三倍以上时所遇到的问题。光罩尺寸决定了单颗芯片的单位面积，如前所述，封装工艺则需要将这些芯片拼接在一起。

何军表示，当封装尺寸超过3倍光罩尺寸后，封装内芯片的耐热性等参数必须达到甚至超越汽车级标准。他还补充道，芯片封装内的各组件在开发阶段就必须做好充分准备，以满足封装在机械、热学及其他方面的要求，从而确保封装后的稳定性能。